EUROPEAN PATENT OFFICE



Patent Abstracts of Japan

PUBLICATION NUMBER

2001224029

PUBLICATION DATE

17-08-01

APPLICATION DATE

07-02-00

APPLICATION NUMBER

2000029313

APPLICANT: TOSHIBA CORP;


INVENTOR: NAKAMURA KAZUHIRO;

INT.CL.

H04N 7/32 H04N 7/30

TITLE

IMAGE COMPRESSION CODER



ABSTRACT: PROBLEM TO BE SOLVED: To provide an image compression coder that can obtain a compression coded image of a film source with high quality by optimizing a data quantity remaining in an input buffer memory of a decoder just before decoding an I picture in the case of coding in compliance with the MPEG-2 video standards after applying inverse telecine processing to a telecine image signal to eliminate repeating fields.

> SOLUTION: An inverse telecine conversion circuit 101 gives information denoting the presence/absence of repeating fields to a type decision circuit 112. The type decision circuit 112 controls a coded picture type on the basis of this information so that a B picture before an I picture is an image signal with repeating fields. Thus, a display time of the B picture is a time equivalent to 3 fields, data remaining in an input buffer memory at a decoder just before decoding the I picture are increased so as to increase a generated code quantity of a noted I picture.

COPYRIGHT: (C)2001, JPO

(19)日本|野許庁(JP) (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-224029 (P2001 - 224029A)

(43)公開日 平成13年8月17日(2001.8.17)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

H04N 7/32 7/30

H04N

5 C 0 5 9 Z

7/137 7/133

Z

審査請求 未請求 請求項の数9 〇L (全 16 頁)

(21)出顧番号

(22) 出顧日

特顧2000-29313(P2000-29313)

(71) 出願人 000003078

株式会社東芝

平成12年2月7日(2000.2.7)

神奈川県川崎市幸区堀川町72番地

(72)発明者 中村 和弘

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

(74)代理人 100058479

弁理士 鈴江 武彦 (外6名)

Fターム(参考) 50059 KK34 KK35 KK36 LA09 LB07

MAOO MAO5 MA14 MA23 MC11 NN01 PP05 PP06 PP07 PP11

RC04 SS01 SS19 TA25 TA46 TB04 TC00 TC18 TC24 TD12


UA02 UA32 UA33

(54) 【発明の名称】 画像圧縮符号化装置

(57)【要約】

【課題】 テレシネ画像信号をインバース・テレシネ処 理して繰り返しフィールドを除去した後にMPEG-2 video規格に準拠した符号化処理を行う場合に、I ピクチャの復号化直前での、デコーダ側の入力バッファ メモリに残留するデータ量を最適化し、高い品質でのフ ィルム素材の圧縮符号化画像を得る。

【解決手段】 インバース・テレシネ変換回路101か らタイプ決定回路112に繰り返しフィールドの有無を 示す情報を与える。この情報を基に、タイプ決定回路1 12では、Iピクチャの前のBピクチャを繰り返しフィ ールドのある画像信号になるように符号化ピクチャ・タ イプを制御する。これにより、Bピクチャの表示時間が 3フィールドに相当する時間となり、I ピクチャの復号 化直前でのデコーダ側入力バッファメモリに残留するデ ータが増大し、注目するIピクチャでの発生符号量を多 く取ることが可能となる。



【特許請求の範囲】

【請求項1】ISO IEC13818 2 (MPEG - Video) 規格に準拠して、所定のバターンによってフィールドが繰り返し挿入されたテレシネ画像信号を圧縮符号化する画像圧縮符号化装置であって、

前記テレシネ画像信号中の繰り返しフィールドを除去する繰り返しフィールド除去手段と、

この手段で繰り返しフィールドが除去されたテレシネ画像信号の各フィールドの画像信号について、前記規格で規定されている I ピクチャ (Intra-coded picture)、Pピクチャ (Predictive-code picture)、Bピクチャ (Bi-directionally predictive-coded picture)のいずれのタイプの符号化ピクチャにするかを決定する符号化ピクチャ・タイプ決定手段と、

この手段で決定されたタイプに基づいて前記フィールド 除去手段から出力される各フィールドの画像信号を前記 規格に準拠して圧縮符号化する圧縮符号化手段とを具備 し、

前記符号化ピクチャ・タイプ決定手段は、前記繰り返しフィールドのある画像信号を前記 I ピクチャの直前の符号化ピクチャ・タイプとすることを特徴とする画像圧縮符号化装置。

【請求項2】前記符号化ピクチャ・タイプ決定手段は、前記テレシネ画像信号が、繰り返しのあるフィールドの画像信号と繰り返しのないフィールドの画像信号が交互に並べられた3:2テレシネ信号であるとき、前記PピクチャまたはIピクチャの発生間隔を3ピクチャ間隔とし、さらにIピクチャの発生間隔を6、12、18、24のいずれかのピクチャ間隔とし、

前記テレシネ画像信号が、前記繰り返しのあるフィールドの画像信号が2回連続し、次に繰り返しフィールドのない画像信号が3回連続する、これら12フィールドの画像信号群が繰り返し並べられた3:2:2:3テレシネ画像信号であるとき、前記PピクチャまたはIピクチャの発生間隔を3ピクチャ間隔とし、さらにIピクチャの発生間隔を12または24のピクチャ間隔とすることを特徴とする請求項1記載の画像圧縮符号化装置。

【請求項3】前記テレシネ画像信号の繰り返しフィールドの位置を示す繰り返しフィールド指示信号が与えられるとき、

前記繰り返しフィールド除去手段は、前記繰り返しフィールド指示信号に従って繰り返しフィールドの画像信号を除去し、

前記符号化ピクチャ・タイプ決定手段は、前記繰り返しフィールド指示信号に従って前記繰り返しフィールドのある画像信号が前記 I ピクチャの直前の符号化ピクチャ・タイプとなるように各フィールドの画像信号の符号化ピクチャ・タイプを決定することを特徴とする請求項1記載の画像圧縮符号化装置。

【請求項4】前記テレシネ画像信号のテレシネ・パター

ンが不連続となる位置を示す不連続点指示信号が与えられるとき、

前記繰り返しフィールド除去手段は、前記不連続点指示信号に基づいて繰り返しフィールドの画像信号を除去

前記符号化ピクチャ・タイプ決定手段は、前記不連続点指示信号に基づいて前記 I ピクチャとするフィールドの画像信号を決定し、この I ピクチャの直前の符号化ピクチャ・タイプが前記繰り返しフィールドのある画像信号となるように各フィールドの画像信号の符号化ピクチャ・タイプを決定することを特徴とする請求項 1 記載の画像圧縮符号化装置。

【請求項5】さらに、入力画像信号のテレシネ・パターンを判別するテレシネ・パターン判別手段を備え、

前記繰り返しフィールド除去手段は、前記テレシネ・パターン判別手段で判別されたパターンに従って繰り返しフィールドの画像信号を除去し、

前記符号化ピクチャ・タイプ決定手段は、前記テレシネ・パターン判別手段からテレシネ・パターン情報を受け取って、この情報に基づいて I ピクチャの直前の符号化ピクチャ・タイプが前記繰り返しフィールドのある画像信号となるように各フィールドの画像信号の符号化ピクチャ・タイプを決定することを特徴とする請求項1記載の画像圧縮符号化装置。

【請求項6】前記符号化ピクチャ・タイプ決定手段は、前記テレシネ・パターン判別手段でテレシネ・パターンが判別できなかったとき、前記 I ピクチャの間隔を一時的に変更し、前記テレシネ・パターン判別手段のパターン判別後、テレシネ・バターン情報に基づいて I ピクチャの直前の符号化ピクチャ・タイプが前記繰り返しフィールドのある画像信号となるように各フィールドの画像信号の符号化ピクチャ・タイプを決定することを特徴とする請求項5記載の画像圧縮符号化装置。

【請求項7】前記繰り返しフィールド除去手段は、前記テレシネ・パターン判別手段でテレシネ・パターンが判別できなかったとき、繰り返しフィールドの画像信号の除去を一時的に停止して I ピクチャの間隔を変更し、前記テレシネ・バターン判別手段のパターン判別後、その判別結果に基づいて繰り返しフィールドの画像信号を除去することを特徴とする請求項5記載の画像圧縮符号化装置。

【請求項8】前記符号化ピクチャ・タイプ決定手段は、特定位置の画像信号を I ピクチャとするように指定されるとき、前記 I ピクチャの間隔を一時的に変更し、前記特定位置の画像信号を I ピクチャとすると共に、その I ピクチャの直前の符号化ピクチャ・タイプが前記繰り返しフィールドのある画像信号となるように各フィールドの画像信号の符号化ピクチャ・タイプを決定し、その後、 I ピクチャの間隔を元に戻すことを特徴とする請求項 1 記載の画像圧縮符号化装置。

【請求項 9】前記繰り返しフィールド除去手段は、特定位置の画像信号を I ピクチャとするように指定されるとき、繰り返しフィールドの画像信号の除去を一時的に停止して I ピクチャの間隔を変更し、前記特定位置のフィールドの画像信号を出力した後、繰り返しフィールドの画像信号の除去を再開することを特徴とする請求項 1 記載の画像圧縮符号化装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、ISO/IEC 13818-2で規定されるMPEG-2 (moving pic ture experts group 2)のVideo規格に準拠して動画像信号を圧縮符号化する画像圧縮符号化装置に係り、特にフィルムによって撮影された動画像を信号化したテレシネ画像信号を高画質で圧縮符号化する装置に関する。

[0002]

【従来の技術】近年、動画像を圧縮する方法としてMPEG-2のVideo規格に準拠して動画信号を圧縮符号化する方法が開発されている。以下の説明では、上記の方法による圧縮符号化装置をMPEGエンコーダ、このMPEGエンコーダからの出力信号を元の動画信号に戻す装置をMPEGデコーダと称する。

【0003】上記MPEGエンコーダを利用して、映画等のフィルム映像を信号化したテレシネ画像信号を高画質で圧縮符号化し、デジタルテレビジョン放送等の提供素材に利用することが考えられている。テレシネ画像信号は、フィルムが通常1秒間に24コマで撮影されているため、フィルムの各コマからピックアップした信号をつなげる際に、一枚おきに同じ画像信号を繰り返すことで、1秒間に60フィールドの画像信号(3:2テレシネ信号)としたものである。このように、テレシネ画像信号には重複したフィールドが含まれているため、MPEGエンコーダにおいては、その効率を高めるために、初段でテレシネ画像信号から重複するフィールドを除去して元の1秒間24コマの映像信号に戻すようにしている。この処理をインバース・テレシネ処理という。

【〇〇〇4】インバース・テレシネ処理では繰り返されたフィールドを除去するので、MPEGデコーダにおいては再びこの逆の処理であるフィールドの繰り返しを挿入する必要がある。そこで、MPEGエンコーダでは、符号化信号に、フィールドの繰り返しがあったか否か、また、圧縮符号化された画像がトップフィールドで始まったのか、あるいは、ボトムフィールドで始まったのかを示す信号を付加するようにしている。MPEGデコーダでは、この付加信号を基にフィールドの挿入を行うことによって、元のテレシネ画像信号と同様の復号化画像信号を得ることができる。

【0005】ここで、MPEG-2のVideo規格では、 画像内の情報だけを用いて圧縮符号化を行うIピクチャ (Intra-coded picture)、過去画像信号の情報を参照して圧縮符号化を行うPピクチャ (Predictive-code picture)、並びに、過去及び未来の画像信号の情報を用いて圧縮符号化を行うBピクチャ (Bi-directionallypredictive-coded picture)の3タイプの符号化ピクチャがある。

【0006】圧縮画像の品質を向上するためには、画像内の情報だけで圧縮符号化を行うIピクチャに多くの符号量を割り当てる必要がある。一方、MPEGデコーダの入力段には、符号化データバッファメモリが挿入され、このバッファメモリがアンダーフローしないように各画像信号の発生符号量を制御する必要がある。したがって、Iピクチャの復号化直前において、MPEGデコーダの入力段に配置される符号化データバッファメモリに残留するデータ量をできるだけ多くすることが有効である。

【0007】しかしながら、インバース・テレシネ処理された画像信号では、繰り返しフィールドが除去されているので、各フィールドのエンコード間隔が均等でない。従来のMPEGエンコーダでは、インバース・テレシネ処理後のフィールド間隔と、Iピクチャ、Pピクチャ、Bピクチャのタイプ決定との間で関連性を持たないため、Iピクチャの復号化直前において、MPEGデコーダの入力段に配置される符号化データバッファメモリに残留するデータ量をできるだけ多くするような操作を行うことは困難であった。

[0008]

【発明が解決しようとする課題】以上述べたように、従来のMPEG-2方式に基づく画像符号化圧縮装置では、テレシネ画像信号を符号化圧縮する場合、インバース・テレシネ処理を施して繰り返しフィールドを除去した後に符号化処理を行うにもかかわらず、インバース・テレシネ処理後のフィールド間隔と、Iピクチャ、Pピクチャ、Bピクチャのタイプ決定との間で関連性を持たせていない。このため、Iピクチャの復号化直前において、MPEGデコーダの入力段に配置される符号化データバッファメモリに残留するデータ量をできるだけ多くするような操作を行うことは困難であり、圧縮画像の品質、圧縮効率が十分であるとはいえなかった。

【〇〇〇9】本発明は、上記の問題点に鑑みてなされたもので、テレシネ画像信号に対してインバース・テレシネ処理を施して繰り返しフィールドを除去した後に符号化処理を行う場合でも、Iピクチャの復号化直前において、MPEGデコーダの入力段に配置される符号化データバッファメモリに残留するデータ量を最適にすることができ、高い品質でのフィルム素材の圧縮符号化画像を得ることができる画像符号化装置を提供することを目的とする。

[0010]

【課題を解決するための手段】上記の目的を達成するた

めに、本発明に係る画像信号圧縮符号化装置は、ISO /IEC13818 2 (MPEG-Video)規格 に準拠して、所定のパターンによってフィールドが繰り 返し挿入されたテレシネ画像信号を圧縮符号化するもの であって、前記テレシネ画像信号中の繰り返しフィール ドを除去する繰り返しフィールド除去手段と、この手段 で繰り返しフィールドが除去されたテレシネ画像信号の 各フィールドの画像信号について、前記規格で規定され ている I ピクチャ(Intra-coded picture)、Pピクチ ャ (Predictive-code picture)、Bピクチャ (Bi-dire ctionally predictive-coded picture) のいずれのタイ プの符号化ピクチャにするかを決定する符号化ピクチャ ・タイプ決定手段と、この手段で決定されたタイプに基 づいて前記フィールド除去手段から出力される各フィー ルドの画像信号を前記規格に準拠して圧縮符号化する圧 縮符号化手段とを具備し、前記符号化ピクチャ・タイプ 決定手段は、前記繰り返しフィールドのある画像信号を 前記Iピクチャの直前の符号化ピクチャ・タイプとする ことを特徴とするものである。

[0011]

【発明の実施の形態】以下、図面を参照して本発明の実施の形態を詳細に説明する。

【0012】(第1の実施形態)図1は本発明に係る画像圧縮符号化装置の第1の実施形態として、MPEG-2video規格に準拠してテレシネ画像信号を圧縮符号化する場合の構成を示すブロック図である。ここにおいて、端子100にはテレシネ画像信号が入力される。このテレシネ画像信号は、インバース・テレシネ変換回路101で前処理された後、画像並び替え回路103に入力される。

【0013】前述のように、MPEG-2のvideo 規格では、Iピクチャ、Pピクチャ、Bピクチャの3タイプの符号化ピクチャがある。これらの符号化タイプはタイプ決定回路112によって指示される。Bピクチャでは未来の画像信号の情報を必要とするので、画像並び替え回路103において入力信号の画像順が変更される。

【0014】ここで、Iビクチャの圧縮符号化について説明する。この場合、画像並び替え回路103から出力されるIピクチャの画像信号は、減算器104を介してそのままDCT(離散コサイン)変換回路105に供給されて空間周波数成分に変換された後、量子化器106に供給される。このとき、減算器104の他端には零の信号が入力されている。量子化器106は空間周波数成分だけ変更された信号を量子化することによって符号量を削減するもので、その出力は文法発生回路113に供給され、MPEG規格に沿った符号化が行われる。

【0015】一方、量子化器106から出力される量子 化信号は、BあるいはPピクチャ作成時の参照画像信号 を得るために、逆量子化器107により逆量子化され、 逆DCT変換器108により逆DCT変換処理されてDCT変換前のデータに戻される。Iピクチャの圧縮符号化では、逆DCT変換器108の出力が元の画像信号に戻るので、加算器109を介して動き補償画像メモリ110に参照画像として保存される。

【0016】次に、BあるいはPピクチャの圧縮符号化 について説明する。この場合、インバース・テレシネ変 換回路101の出力が動き検出回路102にも入力され ている。動き検出回路102は入力された画像信号中か ら動きベクトルを探索するもので、ここで検出された動 きベクトルは動き補償画像メモリ110に供給される。 【0017】この動き補償画像メモリ110は、タイプ 決定回路114から出力されるタイプ指示信号を入力 し、符号化ピクチャのタイプに対応した動きベクトルを 使用して、動き補償した参照画像信号を生成する。この 動き補償された参照画像信号は減算器104に供給され ており、この減算器104にて画像並び替え回路103 から入力された画像信号との減算処理が行われて差分信 号(予測誤差信号)が得られる。以後、この予測誤差信 号について、Pピクチャと同様に、DCT処理及び量子 化処理が行われる。

【0018】一般的に、PあるいはBピクチャの符号化においては、この予測誤差信号のみについて圧縮符号化が行われるので、文法発生回路113で生成される符号量は、Iピクチャに比べて著しく軽減されることになる。このように、画像信号の符号化タイプによって発生する符号量が大きく変動する。このため、文法発生回路113の後段には符号化データバッファメモリ116が設けられている。このバッファメモリ116は発生符号量を平滑化して出力データを固定レートとするもので、その出力は出力端子117から固定レートの符号化データとして出力される。

【0019】尚、上記の処理によって生成された圧縮符号化信号を復号伸長化するMPEGデコーダの入力段にも、MPEGエンコーダの出力段に設けられた符号化データバッファメモリと同様の符号化データバッファメモリが設けられており、復号伸長化処理で発生する消費データ量の変動を吸収している。

【0020】ところで、動き検出回路102において動きベクトルが検出されないときなどでは、PあるいはBピクチャにおいても発生する符号量が多くなり、符号化データバッファメモリ116だけでは発生符号量を十分平滑化できない場合がある。そのために、文法発生回路113の出力を符号量制御回路115にも入力し、この符号量制御回路115において、文法発生回路113で発生した符号量を監視して量子化器106における量子化の度合いを調整することで、符号化データバッファメモリ116がオーバーフローを起こさないように符号量の調整をしている。

【0021】ここでインバース・テレシネ変換回路10

1の動作について、図2を用いて説明する。

【0022】まず、フィルムは通常1秒間に24コマで撮影されており、フィルムからピックアップされた画像信号は図2(a)に示すタイミングで得られるものとする。この画像信号をテレシネ処理された画像信号は、1秒間に60フィールドの画像信号とするために、図2(b)に示すように、トップフィールド及びボトムフィールドそれぞれにおいて、フィールドが繰り返された信号と繰り返しのない信号が交互に配置されている(ここではこれを3:2テレシネ信号と称する)。インバース・テレシネ変換回路101では、この繰り返されたフィールドを検出して、元の24コマの画像信号に変換して画像並び替え回路103及び動き検出回路102に出力する。この処理をインバース・テレシネ処理と言う。

【0023】このインバース・テレシネ処理によって繰り返しフィールドが除去された画像信号は、画像並び替え回路103によりタイプ決定112の指示に従って画像信号の並び替えが行われ、減算器104以降で圧縮符号化が施される。その出力を図2(c)に示す。このとき、インバース・テレシネ処理によって繰り返しフィールドが除去されているので、MPEGデコーダにおいては、上記の逆の処理であるフィールドの繰り返しを挿入する必要がある。そこで、符号化信号にはフィールドの繰り返しがあったか否か、また、圧縮符号化された画像がトップフィールドで始まったのか、あるいは、ボトンフィールドで始まったのかを示す信号が付加される。MPEGデコーダでは、その付加信号の情報を基にフィールドの挿入を行うことによって、符号化元のテレシネ画像信号と同様の復号化画像信号を得ることができる。

【0024】また、インバース・テレシネ処理によって繰り返しフィールドが除去されることで、図2(d)に示すように、圧縮符号化の間隔は2フィールドであったり3フィールドであったりする。図2(d)では、P0、B2、B4、P6、B8が繰り返しフィールドのある画像、その他の画像は2フィールド間隔の画像となる。繰り返しフィールドの除去された画像は、圧縮符号化され、符号化データバッファメモリ116を介して、MPEGデコーダ(図示せず)の符号化データバッファメモリに入力される。デコーダでは圧縮符号化された順番で復号化が行われる。

【0025】図2の例では、(d)及び(e)に示すように、P3→B1→B2→P6→B4→B5→I8の順に符号化されているので、デコーダ側では、同図(f)に示す順序と時刻で符号化データバッファメモリから符号化データが読み出され、復号処理が行われる。この復号処理では、エンコーダ側で行われた画像の並び替えと逆の並び替えが行われ、画像信号の表示順は元のP0→B1→B2→P3→B4→B5→P6…となる。

【0026】ここで、デコーダでは、それぞれの画像について、前述した繰り返しフィールドの有無と圧縮符号

化された画像がトップフィールドで始まったのか、あるいは、ボトムフィールドで始まったのかを示す付加信号を基に繰り返しフィールドを挿入する。これにより、復号画像はエンコーダ入力のテレシネ画像信号と同じ繰り返しフィールドを持つことになる。

【0027】次に、MPEGエンコーダでの符号量の調整方法について詳しく説明する。この符号量調整の目的はデコーダ側の符号化データバッファメモリがアンダーフロー(復号処理すべきデータが無い状態)を起こさないことである。図2(h)に示すように、デコーダにおける符号化データバッファメモリへの書き込みは固定レートで行われ、各画像の復号化開始時刻にそれに係わる全てのデータがこのバッファメモリから瞬時に読み出される。

【0028】図2(h)の例を参照すると、復号化開始時刻は、画像の表示開始時刻に等しく、例えば、時刻tp6即ち画像P3の表示開始時刻において、aに相当する画像P6の全てのデータが復号器符号化データバッファメモリから読み出され、その後、画像P6の表示期間中固定レートでデータが書き込まれるので一定の傾きを持って増加する。次の画像B4の読み出し時刻は、表示画像P3によって決められる。この場合はP3が繰り返しフィールドの無い画像なので、2フィールド後に画像B4のデータは復号開始時刻になる。画像P0では繰り返しフィールドがあるので3フィールド後に画像B1の読み出し時刻になる。

【0029】このように、インバース・テレシネ処理された圧縮符号化画像については、復号化開始間隔が均等にはならない。エンコーダでの発生符号量の制御は、この復号開始時刻の変動と、復号開始時刻における符号化データバッファメモリの空き容量とを考慮して、アンダーフローが起きないように制御しなければならない。

【0030】一方、圧縮符号化された画像の品質に注目すると、例えば同一品質の画像を得るためには、Iピクチャで最も多くの符号を必要とし、次に、Pピクチャで、最も符号量が少ないのがBピクチャである。さらに、Iピクチャは後続するPあるいはBピクチャの参照画像として使われるために、これにより多くの符号を割り当てることによってPあるいはBピクチャに必要となる符号量は少なくなり、また、復号画像全体の品質も向上する。

【0031】Iピクチャでの発生符号量を多くするためには、デコーダ側でIピクチャの復号化時刻に符号化データバッファメモリが出来るだけ一杯になり、Iピクチャの符号量をこのバッファメモリの容量に近くなるように制御することが有効である。ここでデコーダの符号化データバッファメモリに書き込まれるデータの量は固定レートであることを考えると、符号化順でIピクチャの前のピクチャを繰り返しフィールドのある画像になるように制御して、Iピクチャ復号化時刻でのデコーダ側の

符号化データバッファメモリに残留するデータ量が多くなるように制御すればよいことになる。

【0032】本実施形態は、以上のことを勘案し、イン バース・テレシネ変換回路101からタイプ決定回路1 12に繰り返しフィールドの有無を示す信号を出力し、 タイプ決定回路112にインバース・テレシネ出力の繰 り返しフィールド情報を与えるようにしている。すなわ ち、タイプ決定回路112では、図3(a)~(h)に 示すように、繰り返しフィールド情報を元にIピクチャ (19)の前のBピクチャ(B5)を繰り返しフィール ドのある画像信号になるように符号化ピクチャ・タイプ を制御している。これにより、Bピクチャの表示時間は 3フィールドに相当する時間となり、1ピクチャの復号 時刻におけるデコーダ側符号化データバッファメモリに 残留するデータは図2のそれに比べて多くなり、注目す る I ピクチャでの発生符号量を多く取ることが可能とな る。例えば、図2(h)の時刻ti8においては、デコ ーダ側の符号化データバッファメモリは容量一杯まで達 していないが、図3の例では(h)に示すように容量一 杯までデータが書き込まれているので、より多くの符号 量をIピクチャに当てることが可能になる。

【〇〇33】以上のことから、第1の実施形態の構成によれば、多くの符号量を必要とする I ピクチャの前に位置する符号化ピクチャの表示間隔が長くなるように符号化タイプを制御することにより、デコーダ側の符号化データバッファメモリに残留するデータを増大させることができるようになり、これによって I ピクチャの符号量を多くすることが可能となって、高品位の圧縮符号化画像を得ることができるようになる。

【0034】尚、図3に示される3:2テレシネ信号では、符号化されるピクチャで見た場合に、繰り返しフィールドが交互に発生している。一方、広く用いられているMPEGによる動画像の圧縮符号化装置では、1あるいはPピクチャの間隔が3ピクチャごと、すなわち、BBIBBPBBPの構造を持っており、また、圧縮効率の観点からIピクチャの周期は5符号化ピクチャ以上が一般的になっている。また、Iピクチャからでないと復号することができないことから、この間隔はそれほど長くはとれず、30ピクチャ以下が一般的である。

【0035】したがって、図4(a)~(c)に示すように、Iピクチャ間隔を6、12,18(あるいは24)に選択すると、Iピクチャの前のBピクチャは毎回繰り返しフィールドのある画像信号になり、一度符号化ピクチャ・タイプを決定するだけで、本発明が実現されることになり、制御を簡素化できる利点がある。このようにIピクチャ間隔を制御する場合には、端子118からIピクチャの間隔を6、12、あるいは18になるように指示するIピクチャ間隔指示信号を入力し、タイプ決定回路112に供給して、指示内容に応じたタイプ決定を実行させるようにすればよい。

【0036】(第2の実施形態)図5は本発明に係る画像圧縮符号化装置の第2の実施形態として、テレシネ画像信号に同期したテレシネ位相指示信号が与えられる場合の構成を示すブロック回路図である。尚、図5において、図1と同一部分に同一符号を付して示し、ここでは重複する説明を省略する。

【0037】本実施形態では、端子119からテレシネ画像信号に同期したテレシネ位相指示信号を入力し、インバース・テレシネ変換回路120に供給するようにしている。このテレシネ位相指示信号は、入力されるテレシネ画像信号における繰り返しフィールドの有無とその画像がトップフィールドあるいはボトムフィールドで始まるのかを示す信号である。インバース・テレシネ変換回路120では、テレシネ位相指示信号を基に入力テレシネ画像信号から繰り返しフィールドを除去して、画像並び換之回路103及び動き検出回路102に出力する。タイプ決定回路112は、図1の実施形態と同様に、繰り返しフィールド情報を基にIピクチャの前のBピクチャを繰り返しフィールドのある画像信号になるように符号化ピクチャ・タイプを制御する。

【0038】この構成によれば、インバース・テレシネ 変換回路120において、繰り返しフィールドの有無を 判別する必要がないので、その構成を簡略化することが 可能となる。

【0039】(第3の実施形態)図6は本発明に係る画像圧縮符号化装置の第3の実施形態として、テレシネ画像信号の編集箇所を示す編集点信号が与えられる場合の構成を示すブロック回路図である。尚、図6において、図1と同一部分に同一符号を付して示し、ここでは重複する説明を省略する。

【0040】本実施形態では、テレシネ画像信号のタイムコード及びテレシネ位相信号を端子123及び124から入力し、タイプ決定回路122に供給するようにしているが、さらに、画像信号編集点信号を端子125から入力し、タイプ決定回路122に供給するようにしている。画像信号編集点とは、フィルム信号をテレシネ変換してVTR等の画像記録メディアに記録した後、編集を加えたために、テレシネ・バターンが不連続となった点をさし、タイムコードによりこの不連続点が指示される。2つの画像信号編集点に挟まれたある画像信号のテレシネ位相がわかれば、画像信号編集点近傍を除いて、これら編集点間の画像信号のテレシネ・パターンは図7に示すように予めわかる。

【0041】そこで、タイプ決定回路122では、入力されるタイムコードを基に、入力テレシネ画像信号から繰り返しフィールドを除去するための信号をインバース・テレシネ変換回路121に出力すると同時に、符号化タイプを画像並び替え回路103等に指示することによって、Iピクチャの前のBピクチャを繰り返しフィールドのある画像信号になるように制御する。ここでは、画

像信号に編集が施されているので、図7の例から明らかなように、編集点近傍以外ではIピクチャの前のBピクチャを繰り返しフィールドのある画像信号になるように符号化ピクチャ・タイプを制御することができる。画像編集点が複数点存在する場合でも同様に対応可能である。

【0042】(第4の実施形態)図8は本発明に係る画像圧縮符号化装置の第4の実施形態として、3:2:2:3テレシネ画像信号を処理する場合の構成示すブロック回路図である。図8においても、図1と同一部分には同一符号を付して示し、重複する説明を省略する。

【0043】上記第1乃至第3の実施形態では、繰り返しフィールドが1符号化ピクチャ毎に発生するような入力画像信号についての説明であったが、フィルム信号を60フィールドの画像信号に変換する別の方法もある。繰り返しフィールドが2回連続続き、その後、2映像フレームでは繰り返しフィールドがない様な方法である(以降3:2:2:3テレシネと称する)。

【0044】この3:2:2:3テレシネ画像信号については、Iピクチャ間隔を15ピクチャとすることにより、Iピクチャの前のBピクチャを繰り返しフィールドのある画像信号になるように制御することが可能となる。また、3:2:2:3テレシネされた画像信号に対しても、例えば画像信号に同期して繰り返しフィールドの時刻にフィールド除去信号を入力することによって、Iピクチャの前のBピクチャを繰り返しフィールドのある画像信号とすることができる。

【0045】図8において、端子100には3:2:2:3テレシネ画像信号が入力され、端子126には3:2:2:3テレシネ画像信号と同期して、繰り返しフィールドの時刻にフィールド除去信号が入力される。これらの信号を入力したインバース・テレシネ変換回路127は、繰り返しフィールド除去信号を基に繰り返しフィールドを除去すると同時に、除去情報をタイプ決定回路128に出力する。タイプ決定回路128では、この除去情報を基にIピクチャの前のBピクチャを繰り返しフィールドとなるように符号化ピクチャ・タイプを決定する。

【0046】この構成によれば、3:2:2:3テレシネ画像信号であっても、3:2テレシネ画像信号と同様な圧縮符号化を実現することができる。

【0047】(第5の実施形態)図9は本発明に係る画像圧縮符号化装置の第5の実施形態として、編集点のある3:2:2:3テレシネ画像信号を処理する場合の構成を示すブロック回路図である。図9においても、図1と同一部分には同一符号を付して示し、重複する説明を省略する。

【0048】図9において、端子100には繰り返しフィールドが2回繰り返される3:2:2:3テレシネ画像信号が供給され、その画像信号のタイムコード(以下

基準点2)が端子129に供給され、テレシネ位相信号が端子130に供給され、編集点を示すタイムコードが端子131に供給される。タイプ決定回路132では、基準点2のタイムコード、テレシネ位相信号、編集点タイムコードの情報を基に、編集点近傍を除く画像に対してIピクチャの前のBピクチャを繰り返しフィールドとなるように符号化ピクチャ・タイプを決定する。また、タイプ決定回路132は、入力されるタイムコードを除去するための信号をインバース・テレシネ変換回路133では、繰り返しフィールド除去の指示を受けた場合に、3:2:2:3テレシネ画像信号から繰り返しフィールドを除去して出力する。

【0049】この構成によれば、編集点のある3:2:2:3テレシネ画像信号について、第3の実施形態と同様の処理を実現することができる。

【0050】(第6の実施形態)図10は、本発明に係る画像圧縮符号化装置の第6の実施形態の構成を示すブロック回路図である。図10において、図1と同一部分には同一符号を付して示し、重複する説明を省略する。また、図11に、本実施形態で用いられるインバース・テレシネ変換回路134の具体的な構成を示す。また、図12に、本実施形態のテレシネ位相の自動検出、インバース・テレシネ処理と符号化タイプの決定の処理内容を示す。

【0051】本実施形態は、入力テレシネ画像信号から3:2テレシネ位相を自動検出し、Iピクチャの前のBピクチャを繰り返しフィールドとなるように符号化ピクチャ・タイプを決定するようにしたものである。図11において、端子100から入力される3:2テレシネ画像信号は、2フィールド遅延回路135及び136と減算器137に供給される。2フィールド遅延回路135の出力と入力端子100に入力された画像信号は減算器137で画素毎の差分が取られ、累積加算器138で累積加算される。累積加算器138はフィールド毎にリセットされ、その出力は現入力画像フィールドと2フィールド前の画像フィールドとの差分値の累積和となる。

【0052】ここで、図12を参照して説明すると、フィールド画像F1、F2、F3、…が同一フィルムからの画像である場合には、F3とF1の差分値累積和 (dif31) はほとんど零になる。繰り返しフィールド判定回路139では、この差分値累積和がある値以下である場合には、繰り返しフィールドがあると判定する。繰り返しフィールド判定結果はフィールド/フレーム変換回路140に供給されると共に端子141を通じてタイプ決定回路142に出力される。

【0053】フィールド/フレーム変換回路140では、2フィールド遅延回路136の出力を取り込み、トップフィールドあるいはボトムフィールドのメモリーバ

ンクに、書き込みフレーム信号に変換した画像信号を出力する。繰り返しフィールドがあると判定されたフィールド(F3)については読み込みを停止する。このため、同一フィルムからの画像信号F1、F2、F3、…については、F3の読み込みが停止され、F1とF2から構成されるフレーム画像信号を出力することになる。また、この読み出し期間は3フィールド期間に等しくなる。

【0054】次に、F4とF5、F6とF7とF8が同一フィルムからの信号なので、差分値累積和Dif42、Dif53、Dif64、Dif75は繰り返しフィールド判定回路139での判定値よりも大きくなり、dif86は判定値以下になる。このため、フィールドF8は繰り返し信号と判定される。フィールドプレーム変換回路140では、F4とF5を読み込んでフレーム画像に変換して出力するが、次にF6も続けて読み込むので、このF4とF5で構成されるフレーム信号の読み出しは2フィールド期間となる。F6、F7が読み込まれた後、F8は繰り返しフィールドと判定されるので、F6とF7で構成される画像は3フィールド期間の信号になる。

【0055】上記の説明から明らかなように、2フィールド離れたフィールド間差分の累積値を用いることによって、入力画像から3:2テレシネ位相のパターン(以下、テレシネ・パターンと称する)を自動検出することができる。繰り返しフィールド判定回路139の出力は、端子141を通して、タイプ決定回路142に入力されている。タイプ決定回路142ではこの繰り返しフィールド判定結果を基に符号化タイプを決定する。例えば、この例に示すように3→2→3→2と繰り返しフィールドが判定される場合には、図12に示すように、符号化タイプをBBIBBPの繰り返しに設定する。これにより、第2番目以降(I8)のIビクチャの前の画像は繰り返しフィールドのある画像となる。

【0056】このように入力画像からテレシネ・パターンを自動検出しながら、本発明であるIビクチャの前の画像は繰り返しフィールドのある画像に制御することも可能である。また、図12では3:2テレシネ画像信号について説明したが、これが3:2:2:3テレシネ画像信号についても同様に実施可能である。

【0057】(第7の実施形態)図13は本発明に係る画像圧縮符号化装置の第7の実施形態として、編集点のあるテレシネ画像に対する符号化タイプの決定の仕方に特徴がある構成を示すブロック回路図である。図13において、図1と同一部分には同一符号を付して示し、ここでは重複する説明を省略する。

【0058】図13において、インバース・テレシネ変 換回路144は、入力されるテレシネ画像信号からフィ ールドの繰り返しの有無を自動判定しており、このフィ ールド判定結果はタイプ決定回路145に供給される。 このタイプ決定回路145では、本来検出されるべきフ ィールド繰り返しが検出されていない場合、インバース・テレシネ変換回路144へのフィールド除去を指示するフィールド除去信号の出力を停止する。

【0059】図14はフィールドの繰り返しの有無を自動判定した場合の例を示すものである。ここでは、画像9と画像aの間に編集点があり、3:2テレシネ・パターンが乱れているものとする。

【0060】まず、画像aの部分では、本来検出されるべきフィールド繰り返しが検出されなくなるため、タイプ決定回路145はインバース・テレシネ変換回路144へのフィールド除去を指示するフィールド除去信号の出力を停止する。次の画像bの部分では、フィールド繰り返しが検出されているが、タイプ決定回路145はここでもフィールド除去信号の出力停止状態を保持する。その後、フィールド繰り返し検出されていてもフィールド除去信号の出力停止状態を維持し、画像fの部分で初めてフィールド除去信号の出力を開始する。これによって、図14に示すように、画像j以降に関しては、Iピクチャの前の画像を繰り返しフィールドのあるBピクチャとすることができる。

【0061】また、自動検出の手法によれば、Iピクチャの周期を変更することも可能である。そこで、画像 a に対する符号化タイプは、本来Bピクチャあるが、それをPピクチャに変更し、さらにそれ以降 IBBP 「と符号化タイプを変更する。これによって、画像 h 以降に関しては、I ピクチャの前の画像を繰り返しフィールドのあるBピクチャとすることができる。

【0062】図15は編集点と基準点1が入力された場合での符号化タイプの決定例を示すものである。ここでは、画像9と画像aの間に編集点があり、6及びfの位置に基準点1があるものとする。

【0063】この例の場合も、上記の場合と同様に、タイプ決定回路145により、編集点以降のフィールド除去を停止するようにインバース・テレシネ変換を制御すれば、Iピクチャの前の画像を繰り返しフィールドのあるBピクチャとすることができる。特に、この場合には基準点1と編集点が符号化前にわかっているので、図15に示すように編集点の前から先回りして符号化タイプを決定でき、画像9、a1をBピクチャにすることによってIピクチャの周期を変更することができる。

【0064】以上、3:2テレシネについて編集点のある画像に対する符号化タイプの決定の仕方について説明したが、3:2:2:3テレシネにおいても同様な考え方で実施可能である。

【0065】(第8の実施形態)ところで、MPEG方式で圧縮された信号では、Bピクチャ及びPピクチャに関しては特定の符号化ピクチャに対する符号のみでは復号することができない。そこで、特定画像にランダムアクセスする必要がある場合には、予めその特定画像をIピクチャとして符号化する必要がある。

【0066】図16は本発明に係る画像圧縮符号化装置の第8の実施形態として、特定画像をIピクチャとして符号化する場合の構成を示すブロック回路図である。図16において、図1と同一部分には同一符号を付して示し、ここでは重複する説明を省略する。

【0067】図16において、端子146には入力テレシネ画像信号に同期したタイムコードが入力され、端子147には符号化前にIピクチャで符号化する特定画像のタイムコードが入力され、いずれもタイプ決定回路148は、同期タイムコードが特定画像タイムコードに一致するタイミングを検出し、このときの画像をIピクチャとする。続いて、インバース・テレシネ変換回路149からの繰り返しフィールド判定信号の内容にかかわらず、次のIピクチャまでインバース・テレシネ変換回路149へのフィールド除去信号出力を停止する。

【0068】図17は、本実施形態における符号化タイプ決定の一例を示すもので、ここではIピクチャで符号化する画像を画像9をする。画像9をIピクチャとしたときに、インバース・テレシネ変換回路149に対してそれ以降のフィールド除去を停止するように指示し(フィールド除去信号の出力停止)、入力画像が画像eになった時点で再び繰り返しフィールドの除去を開始させる。すると、それ以降の符号化ピクチャ・タイプでは、Iピクチャの前のBピクチャ(画像g)が繰り返しフィールドのある画像になる。

【0069】尚、図17にも示すように、フィールド除去を停止せずに、画像a以降の符号化タイプをBBIとして、一時的にIピクチャの挿入される周期を変更することによっても、Iピクチャの前のBピクチャ(画像・e)を繰り返しフィールドのある画像とすることができる。また、本実施形態では3:2テレシネについて説明したが、3:2:2:3テレシネ画像についても同様な処理が可能である。

【0070】尚、上記実施形態では、ランダムアクセス等のために、入力画像群の特定位置においてIピクチャの挿入を行う場合について説明したが、GOP(Group of Pictures)情報に従ってIピクチャの挿入を行うことも可能である。すなわち、GOP情報が与えられる場合には、GOPの開始によって生じたIピクチャの発生間隔を判別し、その発生間隔が6、12あるいは18ピクチャとならない場合には、当該Iピクチャの次に発生するIピクチャの発生間隔を調整することで、このIピクチャの直前の符号化ピクチャが上記繰り返しフィールドを持つ画像信号となるようにすることができる。

【0071】(第9の実施形態)図18は本発明に係る画像圧縮符号化装置の第9の実施形態の構成を示すブロック回路図である。図18において、図1と同一部分には同一符号を付して示し、ここでは重複する説明を省略する。

【0072】本実施形態の画像圧縮符号化装置は、3:2テレシネ画像信号、3:2:2:3テレシネ画像信号、テレシネされていない画像信号のいずれにも対応可能とし、異なる種類の画像信号が連続して端子100に入力される場合でも、入力画像信号がいずれかの種類であるかを指示することによって、切り替わり時の動作を安定にすることができるようにしたものである。

【0073】図18において、端子150にはテレシネ種別を示す信号が入力されており、この入力信号に沿ってインバース・テレシネ処理回路151は動作する。個々の動作は上記の実施形態で述べた通りである。テレシネされていない画像信号の場合は、フィールド除去を行わないで、そのまま出力する。これにより、テレシネ種別が変更されるような画像信号にも対応可能となる。

【0074】最後に、本発明は上記実施形態に限定されるものではなく、I ピクチャの前の符号化ピクチャが他の符号化ピクチャの表示間隔より広くなる場合には適応可能である。

[0075]

【発明の効果】以上述べたように本発明によれば、テレシネ画像信号に対してインバース・テレシネ処理を施して繰り返しフィールドを除去した後に符号化処理を行う場合でも、Iピクチャの復号化直前において、MPEGデコーダの入力段に配置される符号化データバッファメモリに残留するデータ量を最適にすることができ、高い品質でのフィルム素材の圧縮符号化画像を得ることができる画像符号化装置を提供することができる。

【図面の簡単な説明】

【図1】 本発明に係る画像圧縮符号化装置の第1の実施形態として、MPEG-2video規格に準拠してテレシネ画像信号を圧縮符号化する場合の構成を示すブロック図。

【図2】 第1の実施形態におけるインバース・テレシネ変換回路の動作について説明するための図。

【図3】 第1の実施形態におけるタイプ決定回路の動作について説明するための図。

【図4】 第1の実施形態でIピクチャ間隔を6、1 2、18に制御した場合の配列を示す図。

【図5】 本発明に係る画像圧縮符号化装置の第2の実施形態として、テレシネ画像信号に同期したテレシネ位相指示信号が与えられる場合の構成を示すブロック回路図。

【図6】 本発明に係る画像圧縮符号化装置の第3の実施形態として、テレシネ画像信号の編集箇所を示す編集点信号が与えられる場合の構成を示すブロック回路図。

【図7】 第3の実施形態における編集点間の画像信号 のテレシネ・パターンの例を示す図。

【図8】 本発明に係る画像圧縮符号化装置の第4の実施形態として、3:2:2:3テレシネ画像信号を処理する場合の構成示すブロック回路図。

【図9】 本発明に係る画像圧縮符号化装置の第5の実施形態として、編集点のある3:2:2:3テレシネ画像信号を処理する場合の構成を示すブロック回路図。

【図10】 本発明に係る画像圧縮符号化装置の第6の実施形態の構成を示すブロック回路図。

【図11】 第6の実施形態で用いるインバース・テレシネ変換回路の具体的な構成を示すブロック回路図。

【図12】 第6の実施形態におけるテレシネ位相の自動検出、インバース・テレシネ処理と符号化タイプの決定の処理内容を示す図。

【図13】 本発明に係る画像圧縮符号化装置の第7の 実施形態 して、編集点のあるテレシネ画像に対する符 号化タイ の決定の仕方に特徴がある構成を示すブロッ ク回路図。

【図14】 第7の実施形態において、フィールドの繰り返しの有無を自動判定した場合の例を示す図。

【図15】 第7の実施形態において、編集点と基準点 1が入力された場合での符号化タイプの決定例を示す 図。

【図16】 本発明に係る画像圧縮符号化装置の第8の 実施形態として、特定画像を I ピクチャとして符号化す る場合の構成を示すブロック回路図。


【図17】 第8の実施形態における符号化タイプ決定の一例を示す図。

【図18】 本発明に係る画像圧縮符号化装置の第9の 実施形態の構成を示すブロック回路図。


【符号の説明】

100…テレシネ画像信号入力端子、101、120、 121, 127, 133, 144, 149, 151...4 ンバース・テレシネ変換回路、102…動き検出回路、 103…画像並び替え回路、104…減算器、105… DCT (離散コサイン)変換回路、106…量子化器、 107…逆量子化器、108…逆DCT変換器、109 …加算器、110…動き補償画像メモリ、112、12 2、128、132、142、145、148…タイプ 決定回路、113…文法発生回路、115…符号量制御 回路、116…符号化データバッファメモリ、117… 固定レート符号化データ出力端子、118…1ピクチャ 間隔指示信号入力端子、119…テレシネ位相指示信 号、123、129、146…タイムコード入力端子、 124、130…テレシネ位相信号入力端子、125、 131…編集点信号入力端子、126…フィールド除去 信号入力端子、135、136…2フィールド遅延回 路、137…減算器、138…累積加算器、139…繰 り返しフィールド判定回路、140…フィールド フレ ーム変換回路、141…繰り返しフィールド判定信号入 力端子、147…特定画像タイムコード入力端子、15 O…テレシネ種別信号入力端子。

【図1】




ti8




tifi

量の変化




【図11】


【図4】




【図5】




【図7】




【図6】




【図8】




【図14】




【図9】




【図10】




【図15】




【図12】




【図13】



【図17】



【図16】



【図18】

